VHDL-FPGA-Verilog

Development Platform:

MultiPlatform

FADD.VHD：Code Content

							--fadd.vhd fadd.vhd one bit full adder
library ieee ;
use ieee.std_logic_1164.all;
entity fadd is
port(
  a: in std_logic;--砆

						