Category

Development Platform
Home > SourceCode/Document > Communication-Mobile > Symbian > View Code
cpuident.h
Package: helix.src.0812.rar　[view]
Upload User: zhongxx05
Upload Date: 2007-06-06
Package Size: 33641k
Code Size: 4k
Category:

Symbian

Development Platform:

C/C++

cpuident.h：Code Content
  1. /* ***** BEGIN LICENSE BLOCK ***** 
  2.  * Version: RCSL 1.0/RPSL 1.0 
  3.  *  
  4.  * Portions Copyright (c) 1995-2002 RealNetworks, Inc. All Rights Reserved. 
  5.  *      
  6.  * The contents of this file, and the files included with this file, are 
  7.  * subject to the current version of the RealNetworks Public Source License 
  8.  * Version 1.0 (the "RPSL") available at 
  9.  * http://www.helixcommunity.org/content/rpsl unless you have licensed 
  10.  * the file under the RealNetworks Community Source License Version 1.0 
  11.  * (the "RCSL") available at http://www.helixcommunity.org/content/rcsl, 
  12.  * in which case the RCSL will apply. You may also obtain the license terms 
  13.  * directly from RealNetworks.  You may not use this file except in 
  14.  * compliance with the RPSL or, if you have a valid RCSL with RealNetworks 
  15.  * applicable to this file, the RCSL.  Please see the applicable RPSL or 
  16.  * RCSL for the rights, obligations and limitations governing use of the 
  17.  * contents of the file.  
  18.  *  
  19.  * This file is part of the Helix DNA Technology. RealNetworks is the 
  20.  * developer of the Original Code and owns the copyrights in the portions 
  21.  * it created. 
  22.  *  
  23.  * This file, and the files included with this file, is distributed and made 
  24.  * available on an 'AS IS' basis, WITHOUT WARRANTY OF ANY KIND, EITHER 
  25.  * EXPRESS OR IMPLIED, AND REALNETWORKS HEREBY DISCLAIMS ALL SUCH WARRANTIES, 
  26.  * INCLUDING WITHOUT LIMITATION, ANY WARRANTIES OF MERCHANTABILITY, FITNESS 
  27.  * FOR A PARTICULAR PURPOSE, QUIET ENJOYMENT OR NON-INFRINGEMENT. 
  28.  * 
  29.  * Technology Compatibility Kit Test Suite(s) Location: 
  30.  *    http://www.helixcommunity.org/content/tck 
  31.  * 
  32.  * Contributor(s): 
  33.  *  
  34.  * ***** END LICENSE BLOCK ***** */ 
  36. #ifndef _CPUIDENT_H_
  37. #define _CPUIDENT_H_
  39. #ifdef __cplusplus
  40. extern "C" {
  41. #endif
  43. /*
  44.  * CPU architectures. Currently, only Intel architectures (x86) and ARM are
  45.  * detected by this code.
  46.  */
  48. typedef enum
  49. {
  50.     ulArchitectureUNKNOWN = 0,
  51.     ulArchitectureIntel   = 1,
  52.     ulArchitectureARM_ARCH2 = 2,
  53.     ulArchitectureARM_ARCH3 = 3,
  54.     ulArchitectureARM_ARCH4 = 4,
  55.     ulArchitectureARM_ARCH4T= 5,
  56.     ulArchitectureARM_ARCH5 = 6,
  57.     ulArchitectureARM_ARCH5T= 7,
  58.     ulArchitectureARM_ARCH5TE=8
  59. } CPUArchitecture;
  61. /*
  62.  * Intel Architecture processor families.
  63.  * Do not change these values -- they match with the results of the cpuid()
  64.  * instruction.
  65.  * Refer to Intel document number 24319202, section 8.1.3.
  66.  */
  68. typedef enum
  69. {
  70.     ulFamilyUNKNOWN     =  0,
  71.     ulFamily80386       =  3,
  72.     ulFamily80486       =  4,
  73.     ulFamilyPENTIUM     =  5,
  74.     ulFamilyPENTIUM_PRO =  6,
  75.     ulFamilyP4          =  15
  76. } IntelCPUFamily;
  78. /*
  79.  * ARM architecture families
  80.  */
  82. typedef enum
  83. {
  84.     ulFamily_PREARM7 = ulFamilyUNKNOWN + 1,
  85.     ulFamily_ARM7,
  86.     ulFamily_POSTARM7
  87. } ARMCPUFamily;
  89. /*
  90.  * Intel architecture specific features
  91.  */
  92. typedef struct
  93. {
  94.     IntelCPUFamily family ;
  95.     int model ;
  96.     int stepping ;
  98.     int hasMMX; /* MMX instructions available? */
  99.     int hasMSR; /* model specific registers (Pentium) available? */
  100.     int hasTSC; /* rdtsc / Time stamp counter available? */
  101.     int hasPMC; /* rdpmc / Performance monitoring counter available? */
  102.     int hasSSE; /* Katmai new instructions (SSE) available? */
  103.     int hasSSE_OSSupport; /* OS support for SSE floating point available? */
  104.     int hasSSE2; /* SSE2 instructions available? */
  105. } IntelCPUInformation ;
  107. typedef struct
  108. {
  109.     int family ;
  110.     //    int architecture ;
  111.     int implementor ;
  112.     char description[128] ;
  114.     // only valid if family >= ARM7
  115.     int variant ;
  116.     int primaryPartNo ;
  117.     int revision ;
  119.     union
  120.     {
  121.         struct {
  122.             int coreGeneration ;
  123.             int coreRevision ;
  124.             int productNumber ;
  125. } XScale ;
  126.     } specific ;
  127. } ARMCPUInformation ;
  129. /*
  130.  * ARM Implementors
  131.  */
  133. enum {
  134.     ARM_IMPL_UNKNOWN = 0x00,
  135.     ARM_IMPL_ARM     = 0x41, /* 'A' */
  136.     ARM_IMPL_DEC     = 0x44, /* 'D' */
  137.     ARM_IMPL_Intel   = 0x69  /* 'i' */
  138. } ;
  140. /*
  141.  * CPUInformation
  142.  */
  144. typedef struct
  145. {
  146.     CPUArchitecture architecture ;
  147.     union
  148.     {
  149.         IntelCPUInformation m_x86 ;
  150.         ARMCPUInformation m_arm ;
  151.     } specific ;
  152. } CPUInformation ;
  154. extern void CPUIdentify(CPUInformation* pInfo) ;
  156. #ifdef __cplusplus
  157. } // extern "C" {}
  158. #endif
  160. #endif /* _CPUIDENT_H_ */