Category

Development Platform
Home > SourceCode/Document > Linux-Unix program > View Code
ppc8260_pic.c
Package: linux-2.4.20.tar.gz　[view]
Upload User: jlfgdled
Upload Date: 2013-04-10
Package Size: 33168k
Code Size: 3k
Category:

Linux-Unix program

Development Platform:

Unix_Linux

ppc8260_pic.c：Code Content
  1. /*
  2.  * BK Id: SCCS/s.ppc8260_pic.c 1.5 05/17/01 18:14:21 cort
  3.  */
  5. #include <linux/stddef.h>
  6. #include <linux/init.h>
  7. #include <linux/sched.h>
  8. #include <linux/signal.h>
  9. #include <asm/irq.h>
  10. #include <asm/immap_8260.h>
  11. #include <asm/mpc8260.h>
  12. #include "ppc8260_pic.h"
  14. /* The 8260 internal interrupt controller.  It is usually
  15.  * the only interrupt controller.
  16.  * There are two 32-bit registers (high/low) for up to 64
  17.  * possible interrupts.
  18.  *
  19.  * Now, the fun starts.....Interrupt Numbers DO NOT MAP
  20.  * in a simple arithmetic fashion to mask or pending registers.
  21.  * That is, interrupt 4 does not map to bit position 4.
  22.  * We create two tables, indexed by vector number, to indicate
  23.  * which register to use and which bit in the register to use.
  24.  */
  25. static u_char irq_to_siureg[] = {
  26. 1, 1, 1, 1, 1, 1, 1, 1,
  27. 1, 1, 1, 1, 1, 1, 1, 1,
  28. 0, 0, 0, 0, 0, 0, 0, 0,
  29. 0, 0, 0, 0, 0, 0, 0, 0,
  30. 1, 1, 1, 1, 1, 1, 1, 1,
  31. 1, 1, 1, 1, 1, 1, 1, 1,
  32. 0, 0, 0, 0, 0, 0, 0, 0,
  33. 0, 0, 0, 0, 0, 0, 0, 0
  34. };
  36. static u_char irq_to_siubit[] = {
  37. 31, 16, 17, 18, 19, 20, 21, 22,
  38. 23, 24, 25, 26, 27, 28, 29, 30,
  39. 29, 30, 16, 17, 18, 19, 20, 21,
  40. 22, 23, 24, 25, 26, 27, 28, 31,
  41.  0,  1,  2,  3,  4,  5,  6,  7,
  42.  8,  9, 10, 11, 12, 13, 14, 15,
  43. 15, 14, 13, 12, 11, 10,  9,  8,
  44.  7,  6,  5,  4,  3,  2,  1,  0
  45. };
  47. static void m8260_mask_irq(unsigned int irq_nr)
  48. {
  49. int bit, word;
  50. volatile uint *simr;
  52. bit = irq_to_siubit[irq_nr];
  53. word = irq_to_siureg[irq_nr];
  55. simr = &(immr->im_intctl.ic_simrh);
  56. ppc_cached_irq_mask[word] &= ~(1 << (31 - bit));
  57. simr[word] = ppc_cached_irq_mask[word];
  58. }
  60. static void m8260_unmask_irq(unsigned int irq_nr)
  61. {
  62. int bit, word;
  63. volatile uint *simr;
  65. bit = irq_to_siubit[irq_nr];
  66. word = irq_to_siureg[irq_nr];
  68. simr = &(immr->im_intctl.ic_simrh);
  69. ppc_cached_irq_mask[word] |= (1 << (31 - bit));
  70. simr[word] = ppc_cached_irq_mask[word];
  71. }
  73. static void m8260_mask_and_ack(unsigned int irq_nr)
  74. {
  75. int bit, word;
  76. volatile uint *simr, *sipnr;
  78. bit = irq_to_siubit[irq_nr];
  79. word = irq_to_siureg[irq_nr];
  81. simr = &(immr->im_intctl.ic_simrh);
  82. sipnr = &(immr->im_intctl.ic_sipnrh);
  83. ppc_cached_irq_mask[word] &= ~(1 << (31 - bit));
  84. simr[word] = ppc_cached_irq_mask[word];
  85. sipnr[word] = 1 << (31 - bit);
  86. }
  88. static void m8260_end_irq(unsigned int irq_nr)
  89. {
  90. int bit, word;
  91. volatile uint *simr;
  93. if (!(irq_desc[irq_nr].status & (IRQ_DISABLED|IRQ_INPROGRESS))) {
  95. bit = irq_to_siubit[irq_nr];
  96. word = irq_to_siureg[irq_nr];
  98. simr = &(immr->im_intctl.ic_simrh);
  99. ppc_cached_irq_mask[word] |= (1 << (31 - bit));
  100. simr[word] = ppc_cached_irq_mask[word];
  101. }
  102. }
  104. struct hw_interrupt_type ppc8260_pic = {
  105. " 8260 SIU  ",
  106. NULL,
  107. NULL,
  108. m8260_unmask_irq,
  109. m8260_mask_irq,
  110. m8260_mask_and_ack,
  111. m8260_end_irq,
  112. 0
  113. };
  116. int
  117. m8260_get_irq(struct pt_regs *regs)
  118. {
  119. int irq;
  120.         unsigned long bits;
  122.         /* For MPC8260, read the SIVEC register and shift the bits down
  123.          * to get the irq number.         */
  124.         bits = immr->im_intctl.ic_sivec;
  125.         irq = bits >> 26;
  127. if (irq == 0)
  128. return(-1);
  129. #if 0
  130.         irq += ppc8260_pic.irq_offset;
  131. #endif
  132. return irq;
  133. }