Category

Development Platform
Home > SourceCode/Document > Linux-Unix program > View Code
int-handler.S
Package: linux-2.4.20.tar.gz　[view]
Upload User: jlfgdled
Upload Date: 2013-04-10
Package Size: 33168k
Code Size: 3k
Category:

Linux-Unix program

Development Platform:

Unix_Linux

int-handler.S：Code Content
  1. /*
  2.  * Copyright 2001 MontaVista Software Inc.
  3.  * Author: jsun@mvista.com or jsun@junsun.net
  4.  *
  5.  * First-level interrupt dispatcher for ocelot board.
  6.  *
  7.  * This program is free software; you can redistribute  it and/or modify it
  8.  * under  the terms of  the GNU General  Public License as published by the
  9.  * Free Software Foundation;  either version 2 of the  License, or (at your
  10.  * option) any later version.
  11.  */
  12. #include <linux/config.h>
  13. #include <asm/asm.h>
  14. #include <asm/mipsregs.h>
  15. #include <asm/addrspace.h>
  16. #include <asm/regdef.h>
  17. #include <asm/stackframe.h>
  19. /*
  20.  * first level interrupt dispatcher for ocelot board -
  21.  * We check for the timer first, then check PCI ints A and D.
  22.  * Then check for serial IRQ and fall through.
  23.  */
  24. .align 5
  25. NESTED(ocelot_handle_int, PT_SIZE, sp)
  26. SAVE_ALL
  27. CLI
  28. .set at
  29. mfc0 t0, CP0_CAUSE  
  30. mfc0 t2, CP0_STATUS
  32. and t0, t2
  33.         
  34.  andi t1, t0, STATUSF_IP2 /* int0 hardware line */
  35. bnez t1, ll_pri_enet_irq
  36.  andi t1, t0, STATUSF_IP3 /* int1 hardware line */
  37. bnez t1, ll_sec_enet_irq
  38.  andi t1, t0, STATUSF_IP4 /* int2 hardware line */
  39. bnez t1, ll_uart1_irq
  40.  andi t1, t0, STATUSF_IP5 /* int3 hardware line */
  41. bnez t1, ll_cpci_irq
  42.  andi t1, t0, STATUSF_IP6 /* int4 hardware line */
  43. bnez t1, ll_galileo_irq
  44.  andi t1, t0, STATUSF_IP7 /* cpu timer */
  45. bnez t1, ll_cputimer_irq
  47.                 /* now look at the extended interrupts */
  48. mfc0 t0, CP0_CAUSE  
  49. cfc0 t1, CP0_S1_INTCONTROL
  51. /* shift the mask 8 bits left to line up the bits */
  52.  sll t2, t1, 8
  54.  and t0, t2
  55.  srl t0, t0, 16
  57.  andi t1, t0, STATUSF_IP8 /* int6 hardware line */
  58. bnez t1, ll_pmc1_irq
  59.  andi t1, t0, STATUSF_IP9 /* int7 hardware line */
  60. bnez t1, ll_pmc2_irq
  61.  andi t1, t0, STATUSF_IP10 /* int8 hardware line */
  62. bnez t1, ll_cpci_abcd_irq
  63.  andi t1, t0, STATUSF_IP11 /* int9 hardware line */
  64. bnez t1, ll_uart2_irq
  66. .set reorder
  68. /* wrong alarm or masked ... */
  69. j spurious_interrupt
  70. nop
  71. END(ocelot_handle_int)
  73. .align 5
  74. ll_pri_enet_irq:
  75. li a0, 2
  76. move a1, sp
  77. jal do_IRQ
  78. j ret_from_irq
  80. ll_sec_enet_irq:
  81. li a0, 3
  82. move a1, sp
  83. jal do_IRQ
  84. j ret_from_irq
  86. ll_uart1_irq:
  87. li a0, 4
  88. move a1, sp
  89. jal do_IRQ
  90. j ret_from_irq
  92. ll_cpci_irq:
  93. li a0, 5
  94. move a1, sp
  95. jal do_IRQ
  96. j ret_from_irq
  98. ll_galileo_irq:
  99. li a0, 6
  100. move a1, sp
  101. jal do_IRQ
  102. j ret_from_irq
  104. ll_cputimer_irq:
  105. li a0, 7
  106. move a1, sp
  107. jal do_IRQ
  108. j ret_from_irq
  110. ll_pmc1_irq:
  111. li a0, 8
  112. move a1, sp
  113. jal do_IRQ
  114. j ret_from_irq
  116. ll_pmc2_irq:
  117. li a0, 9
  118. move a1, sp
  119. jal do_IRQ
  120. j ret_from_irq
  122. ll_cpci_abcd_irq:
  123. li a0, 10
  124. move a1, sp
  125. jal do_IRQ
  126. j ret_from_irq
  128. ll_uart2_irq:
  129. li a0, 11
  130. move a1, sp
  131. jal do_IRQ
  132. j ret_from_irq