VHDL-FPGA-Verilog

Development Platform:

C/C++

8位相等比较器.txt：Code Content

							-- 8-bit Identity Comparator
-- uses 1993 std VHDL
-- download from www.pld.com.cn & www.fpga.com.cn
library IEEE;
use IEEE.Std_logic_1164.all;
entity HCT688 is  
   port(Q, P : in std_logic_vector(7 downto 0);
         GBAR : in std_logic; PEQ : out std_logic);
end HCT688;
architecture VER1 of HCT688 is
begin
   PEQ <= '0' when ((To_X01(P) = To_X01(Q)) and (GBAR = '0')) else '1';
end VER1;

						