Code/Resource
Windows Develop
Linux-Unix program
Internet-Socket-Network
Web Server
Browser Client
Ftp Server
Ftp Client
Browser Plugins
Proxy Server
Email Server
Email Client
WEB Mail
Firewall-Security
Telnet Server
Telnet Client
ICQ-IM-Chat
Search Engine
Sniffer Package capture
Remote Control
xml-soap-webservice
P2P
WEB(ASP,PHP,...)
TCP/IP Stack
SNMP
Grid Computing
SilverLight
DNS
Cluster Service
Network Security
Communication-Mobile
Game Program
Editor
Multimedia program
Graph program
Compiler program
Compress-Decompress algrithms
Crypt_Decrypt algrithms
Mathimatics-Numerical algorithms
MultiLanguage
Disk/Storage
Java Develop
assembly language
Applications
Other systems
Database system
Embeded-SCM Develop
FlashMX/Flex
source in ebook
Delphi VCL
OS Develop
MiddleWare
MPI
MacOS develop
LabView
ELanguage
Software/Tools
E-Books
Artical/Document
_8259A.fit.rpt
Package: _8259A.zip [view]
Upload User: tzxuweilin
Upload Date: 2022-08-10
Package Size: 747k
Code Size: 206k
Category:
VHDL-FPGA-Verilog
Development Platform:
VHDL
- ; Y10 ; 146 ; 8 ; isr_set[3] ; output ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
- ; Y11 ; 156 ; 8 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
- ; Y12 ; 180 ; 8 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
- ; Y13 ; 193 ; 7 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
- ; Y14 ; 195 ; 7 ; isr_clr[5] ; output ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
- ; Y15 ; 196 ; 7 ; eoi[5] ; input ; 3.3-V LVTTL ; ; Column I/O ; N ; no ; Off ;
- ; Y16 ; 210 ; 7 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
- ; Y17 ; ; ; GND ; gnd ; ; ; -- ; ; -- ; -- ;
- ; Y18 ; 229 ; 7 ; GND* ; ; ; ; Column I/O ; ; no ; Off ;
- ; Y19 ; ; ; GNDA_PLL4 ; gnd ; ; ; -- ; ; -- ; -- ;
- ; Y20 ; ; ; VCCD_PLL4 ; power ; ; 1.2V ; -- ; ; -- ; -- ;
- ; Y21 ; 250 ; 6 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
- ; Y22 ; 254 ; 6 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
- ; Y23 ; 265 ; 6 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
- ; Y24 ; 264 ; 6 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
- ; Y25 ; 269 ; 6 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
- ; Y26 ; 268 ; 6 ; GND* ; ; ; ; Row I/O ; ; no ; Off ;
- +----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
- Note: Pin directions (input, output or bidir) are based on device operating in user mode.
- +-------------------------------------------------------------------------------+
- ; Output Pin Default Load For Reported TCO ;
- +----------------------------------+-------+------------------------------------+
- ; I/O Standard ; Load ; Termination Resistance ;
- +----------------------------------+-------+------------------------------------+
- ; 3.3-V LVTTL ; 0 pF ; Not Available ;
- ; 3.3-V LVCMOS ; 0 pF ; Not Available ;
- ; 2.5 V ; 0 pF ; Not Available ;
- ; 1.8 V ; 0 pF ; Not Available ;
- ; 1.5 V ; 0 pF ; Not Available ;
- ; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ;
- ; 3.3-V PCI-X ; 10 pF ; 25 Ohm (Parallel) ;
- ; SSTL-2 Class I ; 0 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
- ; SSTL-2 Class II ; 0 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
- ; SSTL-18 Class I ; 0 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
- ; SSTL-18 Class II ; 0 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
- ; 1.5-V HSTL Class I ; 0 pF ; 50 Ohm (Parallel) ;
- ; 1.5-V HSTL Class II ; 0 pF ; 25 Ohm (Parallel) ;
- ; 1.8-V HSTL Class I ; 0 pF ; 50 Ohm (Parallel) ;
- ; 1.8-V HSTL Class II ; 0 pF ; 25 Ohm (Parallel) ;
- ; Differential SSTL-2 ; 0 pF ; (See SSTL-2) ;
- ; Differential 2.5-V SSTL Class II ; 0 pF ; (See SSTL-2 Class II) ;
- ; Differential 1.8-V SSTL Class I ; 0 pF ; (See 1.8-V SSTL Class I) ;
- ; Differential 1.8-V SSTL Class II ; 0 pF ; (See 1.8-V SSTL Class II) ;
- ; Differential 1.5-V HSTL Class I ; 0 pF ; (See 1.5-V HSTL Class I) ;
- ; Differential 1.5-V HSTL Class II ; 0 pF ; (See 1.5-V HSTL Class II) ;
- ; Differential 1.8-V HSTL Class I ; 0 pF ; (See 1.8-V HSTL Class I) ;
- ; Differential 1.8-V HSTL Class II ; 0 pF ; (See 1.8-V HSTL Class II) ;
- ; LVDS ; 0 pF ; 100 Ohm (Differential) ;
- ; mini-LVDS ; 0 pF ; 100 Ohm (Differential) ;
- ; RSDS ; 0 pF ; 100 Ohm (Differential) ;
- ; Simple RSDS ; 0 pF ; Not Available ;
- ; Differential LVPECL ; 0 pF ; 100 Ohm (Differential) ;
- +----------------------------------+-------+------------------------------------+
- Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
- +-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
- ; Fitter Resource Utilization by Entity ;
- +----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
- ; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name ; Library Name ;
- +----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
- ; |pr ; 223 (223) ; 0 (0) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 56 ; 0 ; 223 (223) ; 0 (0) ; 0 (0) ; |pr ; work ;
- +----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------+--------------+
- Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
- +-------------------------------------------------------------------------------------+
- ; Delay Chain Summary ;
- +------------+----------+---------------+---------------+-----------------------+-----+
- ; Name ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
- +------------+----------+---------------+---------------+-----------------------+-----+
- ; isr_set[0] ; Output ; -- ; -- ; -- ; -- ;
- ; isr_set[1] ; Output ; -- ; -- ; -- ; -- ;
- ; isr_set[2] ; Output ; -- ; -- ; -- ; -- ;
- ; isr_set[3] ; Output ; -- ; -- ; -- ; -- ;
- ; isr_set[4] ; Output ; -- ; -- ; -- ; -- ;
- ; isr_set[5] ; Output ; -- ; -- ; -- ; -- ;
- ; isr_set[6] ; Output ; -- ; -- ; -- ; -- ;
- ; isr_set[7] ; Output ; -- ; -- ; -- ; -- ;
- ; isr_clr[0] ; Output ; -- ; -- ; -- ; -- ;
- ; isr_clr[1] ; Output ; -- ; -- ; -- ; -- ;
- ; isr_clr[2] ; Output ; -- ; -- ; -- ; -- ;
- ; isr_clr[3] ; Output ; -- ; -- ; -- ; -- ;
- ; isr_clr[4] ; Output ; -- ; -- ; -- ; -- ;
- ; isr_clr[5] ; Output ; -- ; -- ; -- ; -- ;
- ; isr_clr[6] ; Output ; -- ; -- ; -- ; -- ;
- ; isr_clr[7] ; Output ; -- ; -- ; -- ; -- ;
- ; intr ; Output ; -- ; -- ; -- ; -- ;
- ; code[0] ; Output ; -- ; -- ; -- ; -- ;
- ; code[1] ; Output ; -- ; -- ; -- ; -- ;
- ; code[2] ; Output ; -- ; -- ; -- ; -- ;
- ; sm ; Input ; 6 ; 6 ; -- ; -- ;
- ; eoi[0] ; Input ; 6 ; 6 ; -- ; -- ;
- ; eoi[1] ; Input ; 6 ; 6 ; -- ; -- ;
- ; eoi[2] ; Input ; 6 ; 6 ; -- ; -- ;
- ; eoi[3] ; Input ; 6 ; 6 ; -- ; -- ;
- ; eoi[4] ; Input ; 6 ; 6 ; -- ; -- ;
- ; eoi[5] ; Input ; 6 ; 6 ; -- ; -- ;
- ; eoi[6] ; Input ; 6 ; 6 ; -- ; -- ;
- ; eoi[7] ; Input ; 6 ; 6 ; -- ; -- ;
- ; isr[4] ; Input ; 0 ; 6 ; -- ; -- ;
- ; isr[3] ; Input ; 0 ; 6 ; -- ; -- ;
- ; isr[2] ; Input ; 0 ; 6 ; -- ; -- ;
- ; isr[1] ; Input ; 0 ; 6 ; -- ; -- ;
- ; isr[0] ; Input ; 0 ; 6 ; -- ; -- ;
- ; isr[7] ; Input ; 0 ; 6 ; -- ; -- ;
- ; isr[6] ; Input ; 0 ; 6 ; -- ; -- ;
- ; isr[5] ; Input ; 0 ; 6 ; -- ; -- ;
- ; mask[5] ; Input ; 0 ; 6 ; -- ; -- ;
- ; request[5] ; Input ; 0 ; 6 ; -- ; -- ;
- ; mask[7] ; Input ; 0 ; 6 ; -- ; -- ;
- ; mask[6] ; Input ; 6 ; 0 ; -- ; -- ;
- ; request[6] ; Input ; 6 ; 0 ; -- ; -- ;
- ; request[7] ; Input ; 0 ; 6 ; -- ; -- ;
- ; mask[2] ; Input ; 6 ; 0 ; -- ; -- ;
- ; request[2] ; Input ; 0 ; 6 ; -- ; -- ;
- ; mask[3] ; Input ; 0 ; 6 ; -- ; -- ;
- ; mask[4] ; Input ; 0 ; 6 ; -- ; -- ;
- ; request[4] ; Input ; 0 ; 6 ; -- ; -- ;
- ; request[3] ; Input ; 0 ; 6 ; -- ; -- ;
- ; mask[0] ; Input ; 6 ; 0 ; -- ; -- ;
- ; request[0] ; Input ; 6 ; 0 ; -- ; -- ;
- ; sp[0] ; Input ; 6 ; 6 ; -- ; -- ;
- ; mask[1] ; Input ; 0 ; 6 ; -- ; -- ;
- ; request[1] ; Input ; 6 ; 0 ; -- ; -- ;
- ; sp[1] ; Input ; 6 ; 6 ; -- ; -- ;
- ; sp[2] ; Input ; 6 ; 6 ; -- ; -- ;
- +------------+----------+---------------+---------------+-----------------------+-----+
- +-------------------------------------------------------+
- ; Pad To Core Delay Chain Fanout ;
- +-------------------------+-------------------+---------+
- ; Source Pin / Fanout ; Pad To Core Index ; Setting ;
- +-------------------------+-------------------+---------+
- ; sm ; ; ;
- ; - isr_set~739 ; 0 ; 6 ;
- ; eoi[0] ; ; ;
- ; - isr_clr[0] ; 0 ; 6 ;
- ; eoi[1] ; ; ;
- ; - isr_clr[1] ; 0 ; 6 ;
- ; eoi[2] ; ; ;
- ; - isr_clr[2] ; 1 ; 6 ;
- ; eoi[3] ; ; ;
- ; - isr_clr[3] ; 0 ; 6 ;
- ; eoi[4] ; ; ;
- ; - isr_clr[4] ; 0 ; 6 ;
- ; eoi[5] ; ; ;
- ; - isr_clr[5] ; 0 ; 6 ;
- ; eoi[6] ; ; ;
- ; - isr_clr[6] ; 1 ; 6 ;
- ; eoi[7] ; ; ;
- ; - isr_clr[7] ; 0 ; 6 ;
- ; isr[4] ; ; ;
- ; - Equal0~25 ; 0 ; 0 ;
- ; - hp_isr[1]~1629 ; 1 ; 6 ;
- ; - hp_isr[1]~1631 ; 1 ; 6 ;
- ; - Equal0~27 ; 1 ; 6 ;
- ; - hp_isr[1]~1634 ; 1 ; 6 ;
- ; - hp_isr[1]~1639 ; 1 ; 6 ;
- ; - hp_isr[1]~1641 ; 1 ; 6 ;
- ; - hp_isr[0]~1643 ; 1 ; 6 ;
- ; - hp_isr[0]~1644 ; 1 ; 6 ;
- ; - hp_isr[0]~1647 ; 1 ; 6 ;
- ; - hp_isr[0]~1648 ; 1 ; 6 ;
- ; - hp_isr[0]~1652 ; 1 ; 6 ;
- ; - hp_isr[0]~1654 ; 1 ; 6 ;
- ; - hp_isr[0]~1657 ; 1 ; 6 ;
- ; - Mux11~364 ; 1 ; 6 ;
- ; - Mux11~368 ; 1 ; 6 ;
- ; isr[3] ; ; ;
- ; - Equal0~25 ; 0 ; 0 ;
- ; - hp_isr[1]~1630 ; 1 ; 6 ;
- ; - hp_isr[1]~1632 ; 1 ; 6 ;
- ; - Equal0~27 ; 1 ; 6 ;
- ; - hp_isr[1]~1634 ; 1 ; 6 ;
- ; - hp_isr[1]~1637 ; 1 ; 6 ;
- ; - hp_isr[1]~1639 ; 1 ; 6 ;
- ; - hp_isr[0]~1643 ; 1 ; 6 ;
- ; - hp_isr[0]~1645 ; 1 ; 6 ;
- ; - hp_isr[0]~1647 ; 1 ; 6 ;
- ; - hp_isr[0]~1648 ; 1 ; 6 ;
- ; - hp_isr[0]~1650 ; 1 ; 6 ;
- ; - hp_isr[0]~1652 ; 1 ; 6 ;
- ; - hp_isr[0]~1654 ; 1 ; 6 ;
- ; - Mux11~363 ; 1 ; 6 ;
- ; isr[2] ; ; ;
- ; - Equal0~25 ; 0 ; 0 ;
- ; - hp_isr[1]~1630 ; 1 ; 6 ;
- ; - hp_isr[1]~1632 ; 1 ; 6 ;
- ; - hp_isr[1]~1635 ; 1 ; 6 ;
- ; - Equal0~29 ; 1 ; 6 ;
- ; - hp_isr[1]~1637 ; 1 ; 6 ;
- ; - hp_isr[0]~1643 ; 1 ; 6 ;
- ; - hp_isr[0]~1645 ; 1 ; 6 ;
- ; - hp_isr[0]~1649 ; 1 ; 6 ;
- ; - hp_isr[0]~1650 ; 1 ; 6 ;
- ; - hp_isr[0]~1652 ; 1 ; 6 ;
- ; - hp_isr[0]~1654 ; 1 ; 6 ;
- ; - hp_isr[0]~1656 ; 1 ; 6 ;
- ; - Mux11~366 ; 1 ; 6 ;
- ; - Mux11~369 ; 1 ; 6 ;
- ; - hp_isr[1]~1658 ; 1 ; 6 ;
- ; isr[1] ; ; ;
- ; - Equal0~25 ; 0 ; 0 ;
- ; - hp_isr[1]~1632 ; 1 ; 6 ;
- ; - hp_isr[1]~1635 ; 1 ; 6 ;
- ; - Equal0~29 ; 1 ; 6 ;
- ; - hp_isr[1]~1637 ; 1 ; 6 ;
- ; - hp_isr[1]~1639 ; 1 ; 6 ;
- ; - hp_isr[1]~1640 ; 1 ; 6 ;
- ; - hp_isr[0]~1645 ; 1 ; 6 ;
- ; - hp_isr[0]~1646 ; 1 ; 6 ;
- ; - hp_isr[0]~1649 ; 1 ; 6 ;
- ; - hp_isr[0]~1650 ; 1 ; 6 ;
- ; - hp_isr[0]~1652 ; 1 ; 6 ;
- ; - hp_isr[0]~1655 ; 1 ; 6 ;
- ; - hp_isr[0]~1656 ; 1 ; 6 ;
- ; - Mux11~363 ; 1 ; 6 ;
- ; - Mux11~368 ; 1 ; 6 ;
- ; isr[0] ; ; ;
- ; - Equal0~26 ; 1 ; 6 ;
- ; - Equal0~28 ; 0 ; 0 ;
- ; - hp_isr[1]~1635 ; 1 ; 6 ;
- ; - hp_isr[1]~1638 ; 1 ; 6 ;
- ; - hp_isr[1]~1640 ; 1 ; 6 ;
- ; - hp_isr[0]~1642 ; 1 ; 6 ;
- ; - hp_isr[0]~1646 ; 1 ; 6 ;
- ; - hp_isr[0]~1649 ; 1 ; 6 ;
- ; - hp_isr[0]~1650 ; 1 ; 6 ;
- ; - hp_isr[0]~1653 ; 1 ; 6 ;
- ; - hp_isr[0]~1655 ; 1 ; 6 ;
- ; - hp_isr[0]~1656 ; 1 ; 6 ;
- ; - Mux11~364 ; 1 ; 6 ;
- ; - Mux11~367 ; 1 ; 6 ;
- ; - hp_isr[1]~1658 ; 1 ; 6 ;
- ; isr[7] ; ; ;
- ; - Equal0~26 ; 1 ; 6 ;
- ; - hp_isr[1]~1629 ; 1 ; 6 ;
- ; - Equal0~28 ; 0 ; 0 ;
- ; - hp_isr[1]~1638 ; 1 ; 6 ;
- ; - hp_isr[1]~1640 ; 1 ; 6 ;
- ; - hp_isr[0]~1642 ; 1 ; 6 ;
- ; - hp_isr[0]~1644 ; 1 ; 6 ;
- ; - hp_isr[0]~1646 ; 1 ; 6 ;
- ; - hp_isr[0]~1651 ; 1 ; 6 ;
- ; - hp_isr[0]~1653 ; 1 ; 6 ;
- ; - hp_isr[0]~1655 ; 1 ; 6 ;
- ; - hp_isr[0]~1656 ; 1 ; 6 ;
- ; - Mux11~367 ; 1 ; 6 ;
- ; - hp_isr[1]~1658 ; 1 ; 6 ;
- ; isr[6] ; ; ;
- ; - Equal0~26 ; 1 ; 6 ;
- ; - hp_isr[1]~1629 ; 1 ; 6 ;
- ; - hp_isr[1]~1631 ; 1 ; 6 ;
- ; - hp_isr[1]~1633 ; 1 ; 6 ;
- ; - hp_isr[1]~1636 ; 1 ; 6 ;
- ; - hp_isr[1]~1638 ; 1 ; 6 ;
- ; - hp_isr[1]~1641 ; 1 ; 6 ;
- ; - Equal0~30 ; 0 ; 0 ;
- ; - hp_isr[0]~1642 ; 1 ; 6 ;
- ; - hp_isr[0]~1644 ; 1 ; 6 ;
- ; - hp_isr[0]~1646 ; 1 ; 6 ;
- ; - hp_isr[0]~1648 ; 1 ; 6 ;
- ; - hp_isr[0]~1651 ; 1 ; 6 ;
- ; - hp_isr[0]~1653 ; 1 ; 6 ;
- ; - hp_isr[0]~1657 ; 1 ; 6 ;
- ; - Mux11~365 ; 1 ; 6 ;
- ; - Mux11~370 ; 1 ; 6 ;
- ; isr[5] ; ; ;
- ; - Equal0~26 ; 1 ; 6 ;
- ; - hp_isr[1]~1630 ; 1 ; 6 ;
- ; - hp_isr[1]~1631 ; 1 ; 6 ;
- ; - hp_isr[1]~1633 ; 1 ; 6 ;
- ; - hp_isr[1]~1634 ; 1 ; 6 ;
- ; - hp_isr[1]~1636 ; 1 ; 6 ;
- ; - hp_isr[1]~1641 ; 1 ; 6 ;
- ; - Equal0~30 ; 0 ; 0 ;
- ; - hp_isr[0]~1642 ; 1 ; 6 ;
- ; - hp_isr[0]~1644 ; 1 ; 6 ;
- ; - hp_isr[0]~1647 ; 1 ; 6 ;
- ; - hp_isr[0]~1648 ; 1 ; 6 ;
- ; - hp_isr[0]~1651 ; 1 ; 6 ;
- ; - hp_isr[0]~1654 ; 1 ; 6 ;
- ; - hp_isr[0]~1657 ; 1 ; 6 ;
- ; - Mux11~363 ; 1 ; 6 ;
- ; - Mux11~367 ; 1 ; 6 ;
- ; mask[5] ; ; ;
- ; - nmr[5] ; 0 ; 0 ;
- ; - hp_nmr[0]~2610 ; 1 ; 6 ;
- ; - position.000~142 ; 1 ; 6 ;
- ; - hp_nmr[0]~2612 ; 1 ; 6 ;
- ; - position.011~95 ; 1 ; 6 ;
- ; - position.001~91 ; 1 ; 6 ;
- ; - position.101~102 ; 1 ; 6 ;
- ; request[5] ; ; ;
- ; - nmr[5] ; 0 ; 0 ;
- ; - hp_nmr[0]~2610 ; 1 ; 6 ;
- ; - position.000~142 ; 1 ; 6 ;
- ; - hp_nmr[0]~2612 ; 1 ; 6 ;
- ; - position.011~95 ; 1 ; 6 ;
- ; - position.001~91 ; 1 ; 6 ;
- ; - position.101~102 ; 1 ; 6 ;
- ; mask[7] ; ; ;
- ; - hp_nmr[2]~2579 ; 0 ; 0 ;
- ; - position.000~141 ; 1 ; 6 ;
- ; - nmr[7] ; 1 ; 6 ;
- ; - hp_nmr[0]~2586 ; 1 ; 6 ;
- ; - position.110~95 ; 1 ; 6 ;
- ; - Mux4~103 ; 1 ; 6 ;
- ; mask[6] ; ; ;
- ; - hp_nmr[2]~2579 ; 1 ; 0 ;
- ; - hp_nmr[0]~2582 ; 0 ; 6 ;
- ; - nmr[6] ; 0 ; 6 ;
- ; - hp_nmr[0]~2610 ; 0 ; 6 ;
- ; request[6] ; ; ;
- ; - hp_nmr[2]~2579 ; 1 ; 0 ;
- ; - hp_nmr[0]~2582 ; 0 ; 6 ;
- ; - nmr[6] ; 0 ; 6 ;
- ; - hp_nmr[0]~2610 ; 0 ; 6 ;
- ; request[7] ; ; ;
- ; - hp_nmr[2]~2579 ; 0 ; 0 ;
- ; - position.000~141 ; 1 ; 6 ;
- ; - nmr[7] ; 1 ; 6 ;
- ; - hp_nmr[0]~2586 ; 1 ; 6 ;
- ; - position.110~95 ; 1 ; 6 ;
- ; - Mux4~103 ; 1 ; 6 ;
- ; mask[2] ; ; ;
- ; - nmr[2] ; 0 ; 6 ;
- ; - hp_nmr[0]~2584 ; 0 ; 6 ;
- ; - position.111~183 ; 0 ; 6 ;
- ; - hp_nmr[2]~2597 ; 0 ; 6 ;
- ; - Mux2~114 ; 0 ; 6 ;
- ; - hp_nmr[0]~2608 ; 0 ; 6 ;
- ; - position.110~96 ; 0 ; 6 ;
- ; - position.111~184 ; 1 ; 0 ;
- ; - position.010~89 ; 0 ; 6 ;
- ; - position.011~96 ; 0 ; 6 ;
- ; - position.101~101 ; 0 ; 6 ;
- ; request[2] ; ; ;
- ; - nmr[2] ; 1 ; 6 ;
- ; - hp_nmr[0]~2584 ; 1 ; 6 ;
- ; - position.111~183 ; 1 ; 6 ;
- ; - hp_nmr[2]~2597 ; 1 ; 6 ;
- ; - Mux2~114 ; 1 ; 6 ;
- ; - hp_nmr[0]~2608 ; 1 ; 6 ;
- ; - position.110~96 ; 1 ; 6 ;
- ; - position.111~184 ; 0 ; 0 ;
- ; - position.010~89 ; 1 ; 6 ;
- ; - position.011~96 ; 1 ; 6 ;
- ; - position.101~101 ; 1 ; 6 ;
- ; mask[3] ; ; ;
- ; - hp_nmr[2]~2580 ; 0 ; 0 ;
- ; - nmr[3] ; 1 ; 6 ;
- ; - position.111~183 ; 1 ; 6 ;
- ; - hp_nmr[0]~2608 ; 1 ; 6 ;
- ; - hp_nmr[0]~2609 ; 1 ; 6 ;
- ; - hp_nmr[0]~2611 ; 1 ; 6 ;
- ; - Mux8~63 ; 1 ; 6 ;
- ; - position.100~104 ; 1 ; 6 ;
- ; mask[4] ; ; ;
- ; - hp_nmr[2]~2580 ; 0 ; 0 ;
- ; - nmr[4] ; 1 ; 6 ;
- ; - hp_nmr[0]~2587 ; 1 ; 6 ;
- ; - position.100~101 ; 1 ; 6 ;
- ; - hp_nmr[0]~2609 ; 1 ; 6 ;
- ; request[4] ; ; ;
- ; - hp_nmr[2]~2580 ; 0 ; 0 ;
- ; - nmr[4] ; 1 ; 6 ;
- ; - hp_nmr[0]~2587 ; 1 ; 6 ;
- ; - position.100~101 ; 1 ; 6 ;
- ; - hp_nmr[0]~2609 ; 1 ; 6 ;
- ; request[3] ; ; ;
- ; - hp_nmr[2]~2580 ; 0 ; 0 ;
- ; - nmr[3] ; 1 ; 6 ;
- ; - position.111~183 ; 1 ; 6 ;
- ; - hp_nmr[0]~2608 ; 1 ; 6 ;
- ; - hp_nmr[0]~2609 ; 1 ; 6 ;
- ; - hp_nmr[0]~2611 ; 1 ; 6 ;
- ; - Mux8~63 ; 1 ; 6 ;
- ; - position.100~104 ; 1 ; 6 ;
- ; mask[0] ; ; ;
- ; - nmr[0] ; 1 ; 0 ;
- ; - position.000~141 ; 0 ; 6 ;
- ; - hp_nmr[0]~2593 ; 0 ; 6 ;
- ; - position.110~95 ; 0 ; 6 ;
- ; - hp_nmr[2]~2600 ; 0 ; 6 ;
- ; - hp_nmr[2]~2606 ; 0 ; 6 ;
- ; - hp_nmr[0]~2607 ; 0 ; 6 ;
- ; - Mux0~151 ; 0 ; 6 ;
- ; - position.001~90 ; 0 ; 6 ;
- ; - Mux3~110 ; 0 ; 6 ;
- ; - position.110~97 ; 0 ; 6 ;
- ; request[0] ; ; ;
- ; - nmr[0] ; 1 ; 0 ;
- ; - position.000~141 ; 0 ; 6 ;
- ; - hp_nmr[0]~2593 ; 0 ; 6 ;
- ; - position.110~95 ; 0 ; 6 ;
- ; - hp_nmr[2]~2600 ; 0 ; 6 ;
- ; - hp_nmr[2]~2606 ; 0 ; 6 ;
- ; - hp_nmr[0]~2607 ; 0 ; 6 ;
- ; - Mux0~151 ; 0 ; 6 ;
- ; - position.001~90 ; 0 ; 6 ;
- ; - Mux3~110 ; 0 ; 6 ;
- ; - position.110~97 ; 0 ; 6 ;
- ; sp[0] ; ; ;
- ; - Mux0~146 ; 1 ; 6 ;
- ; - Mux0~147 ; 1 ; 6 ;
- ; - Mux0~148 ; 1 ; 6 ;
- ; - Mux12~245 ; 1 ; 6 ;
- ; - Mux12~246 ; 1 ; 6 ;
- ; - Mux12~247 ; 1 ; 6 ;
- ; - Mux13~11 ; 1 ; 6 ;
- ; - Mux13~12 ; 1 ; 6 ;
- ; - Mux13~13 ; 1 ; 6 ;
- ; - Mux10~45 ; 1 ; 6 ;
- ; - Mux10~46 ; 1 ; 6 ;
- ; - Mux10~47 ; 1 ; 6 ;
- ; - Mux9~228 ; 1 ; 6 ;
- ; - Mux9~229 ; 1 ; 6 ;
- ; - Mux9~230 ; 1 ; 6 ;
- ; - Mux11~366 ; 1 ; 6 ;
- ; - Mux11~370 ; 1 ; 6 ;
- ; - Mux8~56 ; 1 ; 6 ;
- ; - Mux8~57 ; 1 ; 6 ;
- ; - Mux8~59 ; 1 ; 6 ;
- ; - Mux8~60 ; 1 ; 6 ;
- ; - Mux1~116 ; 1 ; 6 ;
- ; - Mux1~117 ; 1 ; 6 ;
- ; - Mux1~118 ; 1 ; 6 ;
- ; - Mux2~115 ; 1 ; 6 ;
- ; - Mux2~117 ; 1 ; 6 ;
- ; - Mux2~118 ; 1 ; 6 ;
- ; - Mux3~104 ; 1 ; 6 ;
- ; - Mux3~106 ; 1 ; 6 ;
- ; - Mux4~98 ; 1 ; 6 ;
- ; - Mux4~99 ; 1 ; 6 ;
- ; - Mux4~100 ; 1 ; 6 ;
- ; - Mux5~111 ; 1 ; 6 ;
- ; - Mux5~112 ; 1 ; 6 ;
- ; - Mux5~113 ; 1 ; 6 ;
- ; - Mux5~114 ; 1 ; 6 ;
- ; - Mux6~93 ; 1 ; 6 ;
- ; - Mux6~94 ; 1 ; 6 ;
- ; - Mux6~95 ; 1 ; 6 ;
- ; - Mux6~96 ; 1 ; 6 ;
- ; - Mux7~125 ; 1 ; 6 ;
- ; - Mux7~128 ; 1 ; 6 ;
- ; - Mux7~129 ; 1 ; 6 ;
- ; - Mux4~103 ; 1 ; 6 ;
- ; mask[1] ; ; ;
- ; - nmr[1] ; 0 ; 0 ;
- ; - hp_nmr[0]~2589 ; 1 ; 6 ;
- ; - hp_nmr[2]~2597 ; 1 ; 6 ;
- ; - hp_nmr[2]~2600 ; 1 ; 6 ;
- ; - hp_nmr[0]~2607 ; 1 ; 6 ;
- ; - Mux2~114 ; 1 ; 6 ;
- ; - position.100~102 ; 1 ; 6 ;
- ; - position.001~92 ; 1 ; 6 ;
- ; request[1] ; ; ;
- ; - nmr[1] ; 1 ; 0 ;
- ; - hp_nmr[0]~2589 ; 0 ; 6 ;
- ; - hp_nmr[2]~2597 ; 0 ; 6 ;
- ; - hp_nmr[2]~2600 ; 0 ; 6 ;
- ; - hp_nmr[0]~2607 ; 0 ; 6 ;
- ; - Mux2~114 ; 0 ; 6 ;
- ; - position.100~102 ; 0 ; 6 ;
- ; - position.001~92 ; 0 ; 6 ;
- ; sp[1] ; ; ;
- ; - Mux0~146 ; 0 ; 6 ;
- ; - Mux0~148 ; 0 ; 6 ;
- ; - Mux0~149 ; 0 ; 6 ;
- ; - Mux12~245 ; 0 ; 6 ;
- ; - Mux12~247 ; 0 ; 6 ;
- ; - Mux12~248 ; 0 ; 6 ;
- ; - Mux13~11 ; 0 ; 6 ;
- ; - Mux13~13 ; 0 ; 6 ;
- ; - Mux13~14 ; 0 ; 6 ;
- ; - Mux10~45 ; 0 ; 6 ;
- ; - Mux10~47 ; 0 ; 6 ;
- ; - Mux10~48 ; 0 ; 6 ;
- ; - Mux9~228 ; 0 ; 6 ;
- ; - Mux9~230 ; 0 ; 6 ;
- ; - Mux9~231 ; 0 ; 6 ;
- ; - Mux11~363 ; 0 ; 6 ;
- ; - Mux11~364 ; 0 ; 6 ;
- ; - Mux11~365 ; 0 ; 6 ;
- ; - Mux11~367 ; 0 ; 6 ;
- ; - Mux11~368 ; 0 ; 6 ;
- ; - Mux11~369 ; 0 ; 6 ;
- ; - Mux8~57 ; 0 ; 6 ;
- ; - Mux8~58 ; 0 ; 6 ;
- ; - Mux8~60 ; 0 ; 6 ;
- ; - Mux8~61 ; 0 ; 6 ;
- ; - Mux1~116 ; 0 ; 6 ;
- ; - Mux1~118 ; 0 ; 6 ;
- ; - Mux1~119 ; 0 ; 6 ;
- ; - Mux2~115 ; 0 ; 6 ;
- ; - Mux2~116 ; 0 ; 6 ;
- ; - Mux2~118 ; 0 ; 6 ;
- ; - Mux2~119 ; 0 ; 6 ;
- ; - Mux2~120 ; 0 ; 6 ;
- ; - Mux3~104 ; 0 ; 6 ;
- ; - Mux3~105 ; 0 ; 6 ;
- ; - Mux3~106 ; 0 ; 6 ;
- ; - Mux3~108 ; 0 ; 6 ;
- ; - Mux4~98 ; 0 ; 6 ;
- ; - Mux4~101 ; 0 ; 6 ;
- ; - Mux5~110 ; 0 ; 6 ;
- ; - Mux5~111 ; 0 ; 6 ;
- ; - Mux5~114 ; 0 ; 6 ;
- ; - Mux5~115 ; 0 ; 6 ;
- ; - Mux5~116 ; 0 ; 6 ;
- ; - Mux6~92 ; 0 ; 6 ;
- ; - Mux6~93 ; 0 ; 6 ;
- ; - Mux6~95 ; 0 ; 6 ;
- ; - Mux6~97 ; 0 ; 6 ;
- ; - Mux7~125 ; 0 ; 6 ;
- ; - Mux7~126 ; 0 ; 6 ;
- ; - Mux7~127 ; 0 ; 6 ;
- ; - Mux7~130 ; 0 ; 6 ;
- ; - Mux4~103 ; 0 ; 6 ;
- ; sp[2] ; ; ;
- ; - Mux0~150 ; 1 ; 6 ;
- ; - Mux12~249 ; 1 ; 6 ;
- ; - Mux13~15 ; 1 ; 6 ;
- ; - Mux10~49 ; 1 ; 6 ;
- ; - Mux9~232 ; 1 ; 6 ;
- ; - Mux11~371 ; 1 ; 6 ;
- ; - Mux8~62 ; 1 ; 6 ;
- ; - Mux1~120 ; 1 ; 6 ;
- ; - Mux2~121 ; 1 ; 6 ;
- ; - Mux3~109 ; 1 ; 6 ;
- ; - Mux4~102 ; 1 ; 6 ;
- ; - Mux5~117 ; 1 ; 6 ;
- ; - Mux6~98 ; 1 ; 6 ;
- ; - Mux7~126 ; 1 ; 6 ;
- ; - Mux7~128 ; 1 ; 6 ;
- ; - Mux7~131 ; 1 ; 6 ;
- ; - Mux7~132 ; 1 ; 6 ;
- +-------------------------+-------------------+---------+
- +---------------------------------------------------------------------------------------------------------------------------------------------+
- ; Control Signals ;
- +----------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
- ; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
- +----------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
- ; Equal0~30 ; LCCOMB_X28_Y35_N20 ; 3 ; Latch enable ; yes ; Global Clock ; GCLK9 ; -- ;
- ; hp_nmr[0]~2581 ; LCCOMB_X1_Y17_N4 ; 11 ; Latch enable ; yes ; Global Clock ; GCLK2 ; -- ;
- +----------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
- +---------------------------------------------------------------------------------------------------------------------+
- ; Global & Other Fast Signals ;
- +----------------+--------------------+---------+----------------------+------------------+---------------------------+
- ; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
- +----------------+--------------------+---------+----------------------+------------------+---------------------------+
- ; Equal0~30 ; LCCOMB_X28_Y35_N20 ; 3 ; Global Clock ; GCLK9 ; -- ;
- ; hp_nmr[0]~2581 ; LCCOMB_X1_Y17_N4 ; 11 ; Global Clock ; GCLK2 ; -- ;
- +----------------+--------------------+---------+----------------------+------------------+---------------------------+
- +---------------------------------+
- ; Non-Global High Fan-Out Signals ;
- +-------------------+-------------+
- ; Name ; Fan-Out ;
- +-------------------+-------------+
- ; sp[1] ; 53 ;
- ; sp[0] ; 44 ;
- ; nmr[5] ; 27 ;
- ; hp_nmr[2]~2579 ; 19 ;
- ; sp[2] ; 17 ;
- ; isr[5] ; 17 ;
- ; isr[6] ; 17 ;
- ; nmr[4] ; 17 ;
- ; isr[1] ; 16 ;
- ; isr[2] ; 16 ;
- ; isr[4] ; 16 ;
- ; isr[0] ; 15 ;
- ; isr[3] ; 15 ;
- ; nmr[0] ; 15 ;
- ; isr[7] ; 14 ;
- ; nmr[6] ; 14 ;
- ; hp_nmr[2]~2580 ; 12 ;
- ; nmr[2] ; 12 ;
- ; request[0] ; 11 ;
- ; mask[0] ; 11 ;
- ; request[2] ; 11 ;
- ; mask[2] ; 11 ;
- ; nmr[1] ; 11 ;
- ; hp_nmr[2]~2600 ; 9 ;
- ; nmr[7] ; 9 ;
- ; isr_set~739 ; 9 ;
- ; request[1] ; 8 ;
- ; mask[1] ; 8 ;
- ; request[3] ; 8 ;
- ; mask[3] ; 8 ;
- ; position.111~184 ; 8 ;
- ; request[5] ; 7 ;
- ; mask[5] ; 7 ;
- ; position.110~95 ; 7 ;
- ; hp_nmr[2]~2597 ; 7 ;
- ; position.111~183 ; 7 ;
- ; nmr[3] ; 7 ;
- ; request[7] ; 6 ;
- ; mask[7] ; 6 ;
- ; request[4] ; 5 ;
- ; mask[4] ; 5 ;
- ; request[6] ; 4 ;
- ; mask[6] ; 4 ;
- ; position.100_2475 ; 4 ;
- ; position.010_2735 ; 4 ;
- ; position.001_2865 ; 4 ;
- ; hp_nmr[0]~2610 ; 4 ;
- ; position.110_2215 ; 3 ;
- ; position.101_2345 ; 3 ;
- ; position.011_2605 ; 3 ;
- +-------------------+-------------+
- +-----------------------------------------------------+
- ; Interconnect Usage Summary ;
- +----------------------------+------------------------+
- ; Interconnect Resource Type ; Usage ;
- +----------------------------+------------------------+
- ; Block interconnects ; 349 / 94,460 ( < 1 % ) ;
- ; C16 interconnects ; 17 / 3,315 ( < 1 % ) ;
- ; C4 interconnects ; 280 / 60,840 ( < 1 % ) ;
- ; Direct links ; 35 / 94,460 ( < 1 % ) ;
- ; Global clocks ; 2 / 16 ( 13 % ) ;
- ; Local interconnects ; 111 / 33,216 ( < 1 % ) ;
- ; R24 interconnects ; 20 / 3,091 ( < 1 % ) ;
- ; R4 interconnects ; 251 / 81,294 ( < 1 % ) ;
- +----------------------------+------------------------+
- +----------------------------------------------------------------------------+
- ; LAB Logic Elements ;
- +---------------------------------------------+------------------------------+
- ; Number of Logic Elements (Average = 13.12) ; Number of LABs (Total = 17) ;
- +---------------------------------------------+------------------------------+
- ; 1 ; 2 ;
- ; 2 ; 0 ;
- ; 3 ; 1 ;
- ; 4 ; 0 ;
- ; 5 ; 0 ;
- ; 6 ; 0 ;
- ; 7 ; 0 ;
- ; 8 ; 0 ;
- ; 9 ; 0 ;
- ; 10 ; 1 ;
- ; 11 ; 0 ;
- ; 12 ; 0 ;
- ; 13 ; 0 ;
- ; 14 ; 0 ;
- ; 15 ; 0 ;
- ; 16 ; 13 ;
- +---------------------------------------------+------------------------------+
- +-----------------------------------------------------------------------------+
- ; LAB Signals Sourced ;
- +----------------------------------------------+------------------------------+
- ; Number of Signals Sourced (Average = 13.12) ; Number of LABs (Total = 17) ;
- +----------------------------------------------+------------------------------+
- ; 0 ; 0 ;
- ; 1 ; 2 ;
- ; 2 ; 0 ;
- ; 3 ; 1 ;
- ; 4 ; 0 ;
- ; 5 ; 0 ;
- ; 6 ; 0 ;
- ; 7 ; 0 ;
- ; 8 ; 0 ;
- ; 9 ; 0 ;
- ; 10 ; 1 ;
- ; 11 ; 0 ;
- ; 12 ; 0 ;
- ; 13 ; 0 ;
- ; 14 ; 0 ;
- ; 15 ; 0 ;
- ; 16 ; 13 ;
- +----------------------------------------------+------------------------------+
- +--------------------------------------------------------------------------------+
- ; LAB Signals Sourced Out ;
- +-------------------------------------------------+------------------------------+
- ; Number of Signals Sourced Out (Average = 7.24) ; Number of LABs (Total = 17) ;
- +-------------------------------------------------+------------------------------+
- ; 0 ; 0 ;
- ; 1 ; 3 ;
- ; 2 ; 2 ;
- ; 3 ; 0 ;
- ; 4 ; 0 ;
- ; 5 ; 2 ;
- ; 6 ; 2 ;
- ; 7 ; 0 ;
- ; 8 ; 0 ;
- ; 9 ; 1 ;
- ; 10 ; 2 ;
- ; 11 ; 1 ;
- ; 12 ; 1 ;
- ; 13 ; 1 ;
- ; 14 ; 1 ;
- ; 15 ; 1 ;
- +-------------------------------------------------+------------------------------+
- +-----------------------------------------------------------------------------+
- ; LAB Distinct Inputs ;
- +----------------------------------------------+------------------------------+
- ; Number of Distinct Inputs (Average = 15.65) ; Number of LABs (Total = 17) ;
- +----------------------------------------------+------------------------------+
- ; 0 ; 0 ;
- ; 1 ; 0 ;
- ; 2 ; 1 ;
- ; 3 ; 1 ;
- ; 4 ; 1 ;
- ; 5 ; 0 ;
- ; 6 ; 0 ;
- ; 7 ; 0 ;
- ; 8 ; 1 ;
- ; 9 ; 0 ;
- ; 10 ; 0 ;
- ; 11 ; 1 ;
- ; 12 ; 0 ;
- ; 13 ; 0 ;
- ; 14 ; 2 ;
- ; 15 ; 1 ;
- ; 16 ; 0 ;
- ; 17 ; 1 ;
- ; 18 ; 1 ;
- ; 19 ; 1 ;
- ; 20 ; 0 ;
- ; 21 ; 2 ;
- ; 22 ; 1 ;
- ; 23 ; 0 ;
- ; 24 ; 1 ;
- ; 25 ; 0 ;
- ; 26 ; 1 ;
- ; 27 ; 1 ;
- +----------------------------------------------+------------------------------+
- +-------------------------------------------------------------------------+
- ; Fitter Device Options ;
- +----------------------------------------------+--------------------------+
- ; Option ; Setting ;
- +----------------------------------------------+--------------------------+
- ; Enable user-supplied start-up clock (CLKUSR) ; Off ;
- ; Enable device-wide reset (DEV_CLRn) ; Off ;
- ; Enable device-wide output enable (DEV_OE) ; Off ;
- ; Enable INIT_DONE output ; Off ;
- ; Configuration scheme ; Active Serial ;
- ; Error detection CRC ; Off ;
- ; nCEO ; As output driving ground ;
- ; ASDO,nCSO ; As input tri-stated ;
- ; Reserve all unused pins ; As output driving ground ;
- ; Base pin-out file on sameframe device ; Off ;
- +----------------------------------------------+--------------------------+
- +------------------------------------+
- ; Operating Settings and Conditions ;
- +---------------------------+--------+
- ; Setting ; Value ;
- +---------------------------+--------+
- ; Nominal Core Voltage ; 1.20 V ;
- ; Low Junction Temperature ; 0 癈 ;
- ; High Junction Temperature ; 85 癈 ;
- +---------------------------+--------+
- +-----------------+
- ; Fitter Messages ;
- +-----------------+
- Info: *******************************************************************
- Info: Running Quartus II Fitter
- Info: Version 7.2 Build 151 09/26/2007 SJ Full Version
- Info: Processing started: Sun Apr 25 10:20:06 2010
- Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off _8259A -c _8259A
- Info: Selected device EP2C35F672C6 for design "_8259A"
- Warning: The high junction temperature operating condition is not set. Assuming a default value of '85'.
- Warning: The low junction temperature operating condition is not set. Assuming a default value of '0'.
- Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
- Info: Fitter is using the Classic Timing Analyzer
- Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
- Info: The Fitter has identified 1 logical partitions of which 0 have a previous placement to use
- Info: Previous placement does not exist for 279 of 279 atoms in partition Top
- Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
- Info: Device EP2C50F672C6 is compatible
- Info: Device EP2C70F672C6 is compatible
- Info: Fitter converted 3 user pins into dedicated programming pins
- Info: Pin ~ASDO~ is reserved at location E3
- Info: Pin ~nCSO~ is reserved at location D3
- Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
- Warning: No exact pin location assignment(s) for 56 pins of 56 total pins
- Info: Pin isr_set[0] not assigned to an exact location on the device
- Info: Pin isr_set[1] not assigned to an exact location on the device
- Info: Pin isr_set[2] not assigned to an exact location on the device
- Info: Pin isr_set[3] not assigned to an exact location on the device
- Info: Pin isr_set[4] not assigned to an exact location on the device
- Info: Pin isr_set[5] not assigned to an exact location on the device
- Info: Pin isr_set[6] not assigned to an exact location on the device
- Info: Pin isr_set[7] not assigned to an exact location on the device
- Info: Pin isr_clr[0] not assigned to an exact location on the device
- Info: Pin isr_clr[1] not assigned to an exact location on the device
- Info: Pin isr_clr[2] not assigned to an exact location on the device
- Info: Pin isr_clr[3] not assigned to an exact location on the device
- Info: Pin isr_clr[4] not assigned to an exact location on the device
- Info: Pin isr_clr[5] not assigned to an exact location on the device
- Info: Pin isr_clr[6] not assigned to an exact location on the device
- Info: Pin isr_clr[7] not assigned to an exact location on the device
- Info: Pin intr not assigned to an exact location on the device
- Info: Pin code[0] not assigned to an exact location on the device
- Info: Pin code[1] not assigned to an exact location on the device
- Info: Pin code[2] not assigned to an exact location on the device
- Info: Pin sm not assigned to an exact location on the device
- Info: Pin eoi[0] not assigned to an exact location on the device
- Info: Pin eoi[1] not assigned to an exact location on the device
- Info: Pin eoi[2] not assigned to an exact location on the device
- Info: Pin eoi[3] not assigned to an exact location on the device
- Info: Pin eoi[4] not assigned to an exact location on the device
- Info: Pin eoi[5] not assigned to an exact location on the device
- Info: Pin eoi[6] not assigned to an exact location on the device
- Info: Pin eoi[7] not assigned to an exact location on the device
- Info: Pin isr[4] not assigned to an exact location on the device
- Info: Pin isr[3] not assigned to an exact location on the device
- Info: Pin isr[2] not assigned to an exact location on the device
- Info: Pin isr[1] not assigned to an exact location on the device
- Info: Pin isr[0] not assigned to an exact location on the device
- Info: Pin isr[7] not assigned to an exact location on the device
- Info: Pin isr[6] not assigned to an exact location on the device
- Info: Pin isr[5] not assigned to an exact location on the device
- Info: Pin mask[5] not assigned to an exact location on the device
- Info: Pin request[5] not assigned to an exact location on the device
- Info: Pin mask[7] not assigned to an exact location on the device
- Info: Pin mask[6] not assigned to an exact location on the device
- Info: Pin request[6] not assigned to an exact location on the device
- Info: Pin request[7] not assigned to an exact location on the device
- Info: Pin mask[2] not assigned to an exact location on the device
- Info: Pin request[2] not assigned to an exact location on the device
- Info: Pin mask[3] not assigned to an exact location on the device
- Info: Pin mask[4] not assigned to an exact location on the device
- Info: Pin request[4] not assigned to an exact location on the device
- Info: Pin request[3] not assigned to an exact location on the device
- Info: Pin mask[0] not assigned to an exact location on the device
- Info: Pin request[0] not assigned to an exact location on the device
- Info: Pin sp[0] not assigned to an exact location on the device
- Info: Pin mask[1] not assigned to an exact location on the device
- Info: Pin request[1] not assigned to an exact location on the device
- Info: Pin sp[1] not assigned to an exact location on the device
- Info: Pin sp[2] not assigned to an exact location on the device
- Info: Automatically promoted node hp_nmr[0]~2581
- Info: Automatically promoted destinations to use location or clock signal Global Clock
- Info: Automatically promoted node Equal0~30
- Info: Automatically promoted destinations to use location or clock signal Global Clock
- Info: Starting register packing
- Info: Finished register packing: elapsed time is 00:00:01
- Extra Info: No registers were packed into other blocks
- Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
- Info: Number of I/O pins in group: 56 (unused VREF, 3.30 VCCIO, 36 input, 20 output, 0 bidirectional)
- Info: I/O standards used: 3.3-V LVTTL.
- Info: I/O bank details before I/O pin placement
- Info: Statistics of I/O banks
- Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 64 pins available
- Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used -- 57 pins available
- Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 56 pins available
- Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 58 pins available
- Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 65 pins available
- Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used -- 58 pins available
- Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 58 pins available
- Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used -- 56 pins available
- Info: Fitter placement preparation operations beginning
- Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
- Info: Fitter placement operations beginning
- Info: Fitter placement was successful
- Info: Fitter placement operations ending: elapsed time is 00:00:00
- Info: Fitter routing operations beginning
- Info: Average interconnect usage is 0% of the available device resources
- Info: Peak interconnect usage is 3% of the available device resources in the region that extends from location X0_Y12 to location X10_Y23
- Info: Fitter routing operations ending: elapsed time is 00:00:01
- Info: The Fitter performed an Auto Fit compilation. Optimizations were skipped to reduce compilation time.
- Info: Optimizations that may affect the design's routability were skipped
- Info: Optimizations that may affect the design's timing were skipped
- Info: Started post-fitting delay annotation
- Warning: Found 20 output pins without output pin load capacitance assignment
- Info: Pin "isr_set[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "isr_set[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "isr_set[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "isr_set[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "isr_set[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "isr_set[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "isr_set[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "isr_set[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "isr_clr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "isr_clr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "isr_clr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "isr_clr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "isr_clr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "isr_clr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "isr_clr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "isr_clr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "intr" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "code[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "code[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Pin "code[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
- Info: Delay annotation completed successfully
- Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
- Info: Generated suppressed messages file F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/_8259A.fit.smsg
- Info: Quartus II Fitter was successful. 0 errors, 5 warnings
- Info: Allocated 230 megabytes of memory during processing
- Info: Processing ended: Sun Apr 25 10:20:30 2010
- Info: Elapsed time: 00:00:24
- +----------------------------+
- ; Fitter Suppressed Messages ;
- +----------------------------+
- The suppressed messages can be found in F:/[DOCUMENTS]/InterfaceAndCommunication/_8259A/_8259A.fit.smsg.