Category

Development Platform
Home > SourceCode/Document > Embeded-SCM Develop > DSP program > View Code
DSP281x_Xintf.c
Package: TMS320F2812-EVM.rar　[view]
Upload User: qingfan3
Upload Date: 2014-10-27
Package Size: 31439k
Code Size: 7k
Category:

DSP program

Development Platform:

C/C++

DSP281x_Xintf.c：Code Content
  1. //###########################################################################
  2. //
  3. // FILE:   DSP281x_Xintf.c
  4. //
  5. // TITLE:   DSP281x Device External Interface Init & Support Functions.
  6. //
  7. // DESCRIPTION:
  8. //
  9. //          Example initialization function for the external interface (XINTF).
  10. //          This example configures the XINTF to its default state.  For an
  11. //          example of how this function can be modified to configure the XINTF
  12. //          for use with the F2812 eZdsp, refer to the examples/run_from_xintf
  13. //          project.
  14. //
  15. //###########################################################################
  16. //
  17. //  Ver | dd mmm yyyy | Who  | Description of changes
  18. // =====|=============|======|===============================================
  19. //  1.00| 11 Sep 2003 | L.H. | Changes since previous version (v.58 Alpha)
  20. //      |             |      | Added pipeline flush after the XINTF Init
  21. //###########################################################################
  23. #include "DSP281x_Device.h"     // DSP281x Headerfile Include File
  24. #include "DSP281x_Examples.h"   // DSP281x Examples Include File
  26. //---------------------------------------------------------------------------
  27. // InitXINTF: 
  28. //---------------------------------------------------------------------------
  29. // This function initializes the External Interface the default reset state.
  30. //
  31. // Do not modify the timings of the XINTF while running from the XINTF.  Doing
  32. // so can yield unpredictable results
  35. void InitXintf(void)
  36. {
  38. #if  F2812
  40.     // This shows how to write to the XINTF registers.  The
  41.     // values used here are the default state after reset.
  42.     // Different hardware will require a different configuration.
  43.     
  44.     // For an example of an XINTF configuration used with the
  45.     // F2812 eZdsp, refer to the examples/run_from_xintf project.
  46.     
  47.     // Any changes to XINTF timing should only be made by code
  48.     // running outside of the XINTF. 
  49.     
  50.     // All Zones---------------------------------
  51.     // Timing for all zones based on XTIMCLK = 1/2 SYSCLKOUT 
  52.     XintfRegs.XINTCNF2.bit.XTIMCLK = 1;
  53.     // No write buffering
  54.     XintfRegs.XINTCNF2.bit.WRBUFF = 0;
  55.     // XCLKOUT is enabled
  56.     XintfRegs.XINTCNF2.bit.CLKOFF = 0;
  57.     // XCLKOUT = XTIMCLK/2 
  58.     XintfRegs.XINTCNF2.bit.CLKMODE = 1;
  59.     
  60.     
  61.     // Zone 0------------------------------------
  62.     // When using ready, ACTIVE must be 1 or greater
  63.     // Lead must always be 1 or greater
  64.     // Zone write timing
  65.     XintfRegs.XTIMING0.bit.XWRLEAD = 3;
  66.     XintfRegs.XTIMING0.bit.XWRACTIVE = 7;
  67.     XintfRegs.XTIMING0.bit.XWRTRAIL = 3;
  68.     // Zone read timing
  69.     XintfRegs.XTIMING0.bit.XRDLEAD = 3;
  70.     XintfRegs.XTIMING0.bit.XRDACTIVE = 7;
  71.     XintfRegs.XTIMING0.bit.XRDTRAIL = 3;
  72.     
  73.     // double all Zone read/write lead/active/trail timing 
  74.     XintfRegs.XTIMING0.bit.X2TIMING = 1;
  76.     // Zone will sample XREADY signal 
  77.     XintfRegs.XTIMING0.bit.USEREADY = 1;
  78.     XintfRegs.XTIMING0.bit.READYMODE = 1;  // sample asynchronous
  80.     // Size must be 1,1 - other values are reserved
  81.     XintfRegs.XTIMING0.bit.XSIZE = 3;
  82.     
  83.     // Zone 1------------------------------------
  84.     // When using ready, ACTIVE must be 1 or greater
  85.     // Lead must always be 1 or greater
  86.     // Zone write timing
  87.     XintfRegs.XTIMING1.bit.XWRLEAD = 3;
  88.     XintfRegs.XTIMING1.bit.XWRACTIVE = 7;
  89.     XintfRegs.XTIMING1.bit.XWRTRAIL = 3;
  90.     // Zone read timing
  91.     XintfRegs.XTIMING1.bit.XRDLEAD = 3;
  92.     XintfRegs.XTIMING1.bit.XRDACTIVE = 7;
  93.     XintfRegs.XTIMING1.bit.XRDTRAIL = 3;
  94.     
  95.     // double all Zone read/write lead/active/trail timing 
  96.     XintfRegs.XTIMING1.bit.X2TIMING = 1;
  98.     // Zone will sample XREADY signal 
  99.     XintfRegs.XTIMING1.bit.USEREADY = 1;
  100.     XintfRegs.XTIMING1.bit.READYMODE = 1;  // sample asynchronous
  102.     // Size must be 1,1 - other values are reserved
  103.     XintfRegs.XTIMING1.bit.XSIZE = 3;
  105.     // Zone 2------------------------------------
  106.     // When using ready, ACTIVE must be 1 or greater
  107.     // Lead must always be 1 or greater
  108.     // Zone write timing
  109.     XintfRegs.XTIMING2.bit.XWRLEAD = 3;
  110.     XintfRegs.XTIMING2.bit.XWRACTIVE = 7;
  111.     XintfRegs.XTIMING2.bit.XWRTRAIL = 3;
  112.     // Zone read timing
  113.     XintfRegs.XTIMING2.bit.XRDLEAD = 3;
  114.     XintfRegs.XTIMING2.bit.XRDACTIVE = 7;
  115.     XintfRegs.XTIMING2.bit.XRDTRAIL = 3;
  116.     
  117.     // double all Zone read/write lead/active/trail timing 
  118.     XintfRegs.XTIMING2.bit.X2TIMING = 1;
  120.     // Zone will sample XREADY signal 
  121.     XintfRegs.XTIMING2.bit.USEREADY = 1;
  122.     XintfRegs.XTIMING2.bit.READYMODE = 1;  // sample asynchronous
  124.     // Size must be 1,1 - other values are reserved
  125.     XintfRegs.XTIMING2.bit.XSIZE = 3;
  128.     // Zone 6------------------------------------
  129.     // When using ready, ACTIVE must be 1 or greater
  130.     // Lead must always be 1 or greater
  131.     // Zone write timing
  132.     XintfRegs.XTIMING6.bit.XWRLEAD = 3;
  133.     XintfRegs.XTIMING6.bit.XWRACTIVE = 7;
  134.     XintfRegs.XTIMING6.bit.XWRTRAIL = 3;
  135.     // Zone read timing
  136.     XintfRegs.XTIMING6.bit.XRDLEAD = 3;
  137.     XintfRegs.XTIMING6.bit.XRDACTIVE = 7;
  138.     XintfRegs.XTIMING6.bit.XRDTRAIL = 3;
  139.     
  140.     // double all Zone read/write lead/active/trail timing 
  141.     XintfRegs.XTIMING6.bit.X2TIMING = 1;
  143.     // Zone will sample XREADY signal 
  144.     XintfRegs.XTIMING6.bit.USEREADY = 1;
  145.     XintfRegs.XTIMING6.bit.READYMODE = 1;  // sample asynchronous
  147.     // Size must be 1,1 - other values are reserved
  148.     XintfRegs.XTIMING6.bit.XSIZE = 3;
  151.     // Zone 7------------------------------------
  152.     // When using ready, ACTIVE must be 1 or greater
  153.     // Lead must always be 1 or greater
  154.     // Zone write timing
  155.     XintfRegs.XTIMING7.bit.XWRLEAD = 3;
  156.     XintfRegs.XTIMING7.bit.XWRACTIVE = 7;
  157.     XintfRegs.XTIMING7.bit.XWRTRAIL = 3;
  158.     // Zone read timing
  159.     XintfRegs.XTIMING7.bit.XRDLEAD = 3;
  160.     XintfRegs.XTIMING7.bit.XRDACTIVE = 7;
  161.     XintfRegs.XTIMING7.bit.XRDTRAIL = 3;
  162.     
  163.     // double all Zone read/write lead/active/trail timing 
  164.     XintfRegs.XTIMING7.bit.X2TIMING = 1;
  166.     // Zone will sample XREADY signal 
  167.     XintfRegs.XTIMING7.bit.USEREADY = 1;
  168.     XintfRegs.XTIMING7.bit.READYMODE = 1;  // sample asynchronous
  170.     // Size must be 1,1 - other values are reserved
  171.     XintfRegs.XTIMING7.bit.XSIZE = 3;
  173.     // Bank switching
  174.     // Assume Zone 7 is slow, so add additional BCYC cycles 
  175.     // when ever switching from Zone 7 to another Zone.  
  176.     // This will help avoid bus contention.
  177.     XintfRegs.XBANK.bit.BANK = 7;
  178.     XintfRegs.XBANK.bit.BCYC = 7;
  180.    //Force a pipeline flush to ensure that the write to 
  181.    //the last register configured occurs before returning.  
  183.    asm(" RPT #7 || NOP"); 
  184.     
  185.     #endif
  186. }
  188. //===========================================================================
  189. // No more.
  190. //===========================================================================